Proposta de Trabalho de Graduação: Síntese Comportamental de um Codificador de Vídeo

Autor: Vinicius KURSANCEW

Oriendor: Edna N. S. BARROS

3 de março de 2009
Contexto

O uso de vídeo em formato digital está se espalhando pelos mais diversos segmentos da indústria de eletrônicos, como nos equipamentos de entretenimento (BluRay, BlackBerry, iPod, etc), equipamentos médicos para atendimento remoto, comunicação com imagem, monitoração, entre outros. Uma das tecnologias chaves que tornou possível o uso prático de vídeo digital foi o desenvolvimento de algoritmos e métodos de compressão eficientes, como a família MPEG [6] de padrões de compressão.

Existem casos, como por exemplo a transmissão de imagens ao vivo, em que a compressão do sinal de vídeo deve se dar em tempo real. Devido a complexidade algorítmica [2] [5] [1] do processo de compressão ser alta é necessário grande desempenho computacional para se realizar a tarefa de codificar um vídeo digital a uma taxa de quadros satisfatória para tempo real. Tanto que para altas resoluções como 1080p utilizadas em televisão de alta definição a maioria dos processadores atuais não tem capacidade suficiente de realizar esta codificação em tempo real. Isto torna esta tarefa uma forte candidata para ser implementada em hardware especializado, pois os algoritmos que fazem parte do processo de compressão são facilmente paralelizáveis.

Um problema de realizar a implementação em hardware é o tempo que se leva para chegar a uma arquitetura que leve a um resultado satisfatório em termos de potência, recursos (portas lógicas/registradores) e latência. Porém o recente amadurecimento das ferramentas de síntese [8] [4] comportamental permite que a codificação e verificação do hardware se tornem muito mais ágeis. Estas ferramentas são capazes de, partindo de uma descrição algorítmica e restrições de projeto, gerar uma arquitetura implementável em hardware, sendo que diversas arquiteturas diferentes podem ser geradas apenas com trocas das restrições de projeto e diretrizes inseridas no código. Esta possibilidade de explorar um grande espaço de arquiteturas sem ter que reescrever código é a grande chave da para agilizar o desenvolvimento.

Objetivo


Apesar do codificador sintetizado simular corretamente, após o processo de Place & Route (P&R), que consistem em mapear as portas lógicas fisicamente na tecnologia sendo usada e interligar estas portas, está inserindo erros no codificador, corrompendo a stream. Um primeiro passo para encontrar a fonte do erro será executar o P&R independente de cada módulo do codificador e executar os testes considerando atrasos inseridos pelo jitter (software que executa o P&R).

Este trabalho irá focar em primeiramente encontrar a fonte do erro inserido durante o P&R e corrigi-lo e em seguida prototipar o sistema de forma que ele possa ler de uma fonte de vídeo não codificado. Objetiva-se também obter dados sobre mais de uma arquitetura para se ter uma comparação e obter a que oferece o melhor custo-benefício. Por último, se houver tempo para tal, iremos finalizar a implementação do codificador permitindo que ele consiga gerar quadros do tipo forward-predicted, que utiliza informações de quadros passados para melhorar a eficiência da compressão.
<table>
<thead>
<tr>
<th></th>
<th>Março</th>
<th>Abril</th>
<th>Maio</th>
<th>Junho</th>
</tr>
</thead>
<tbody>
<tr>
<td>Estudo do processo de P&amp;R</td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
<tr>
<td>Sistematização do Erro</td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
<tr>
<td>Prototipação</td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
<tr>
<td>Análise de arquiteturas</td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
<tr>
<td>Escrita da monografia</td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
<tr>
<td>Preparação da apresentação</td>
<td></td>
<td></td>
<td></td>
<td></td>
</tr>
</tbody>
</table>
Referências


Assinaturas

Vinicius Alexandre Kursancew

Edna Natividade da Silva Barros