Síntese
Coordenador: Ricardo Jacobi.
A síntese do hardware consiste na implementação automatica
dos módulos de
hardware resultante do particionamento hardware/software. A linguagem de
descrição dos módulos de hardware será VHDL.
Além de possuir
um poderoso conjunto de primitivas de descrição abrangendo diferentes
níveis
de abstração, essa linguagem é considerada um standard na
área, o que
facilita o intercâmbio de informações.
A síntese do hardware pode ser divida em duas etapas fundamentais:
- Síntese de alto nível
- Síntese lógica.
A síntese de alto nível e síntese lógica compreendem
típicamente as seguintes tarefas:
- Transformação de uma descrição inicial, procedural,
do circuito em
diagramas de fluxo de dados e fluxo de controle.
- Escalonamento das operações no tempo, o que corresponde
a
identificação e otimização dos passos de controle do automato.
- Alocação de unidades funcionais e elementos de
armazenamento que
implementem a descrição comportamental do sistema.
- Mapeamento da descrição comportamental para elementos de
hardware
da tecnologia alvo.
- Obtenção da descrição inicial do autômato de
controle.
- Minimização do autômato - eliminação de estados
redundantes.
- Codificação dos estados.
- Obtenção e otimização da descrição
comportamental do bloco em
lógica combinacional.
- Mapeamento da descrição lógica em FPGAs.
- Verificação e teste do bloco lógico.
Para implementar o bloco lógico existe uma variedade de FPGAs
disponíveis no mercado, como Xilinx, Altera Concurrent Logic e
ACTEL entre outros. Cada um tem seus pontos positivos e negativos. A
escolha aqui recaiu sobre a tecnologia Altera, motivada pela experiência prévia
dos participantes. O mapeamento em fpga será realizado utilizando um
microcomputador PC 486.
As tarefas referentes a este subprojeto serão desenvolvidas pela
UFRGS
PUC-RS, e também utilizam estações de trabalho baseadas em Unix, por razões de desempenho e
portabilidade do software.
Em Construção....
