Arquitetura de Sistemas Embarcados

Edna Barros (ensb @cin.ufpe.br)



Centro de Informática – UFPE

Introdução a Arquitetura ARM (Advanced RISC Machine)

História do ARM

- Originalmente significava:
 - ARM Acorn RISC Machine (1983 1985)
 - Acorn Computers Limited, Cambridge, England
- ARM Advanced RISC Machine 1990
 - ARM Limited, 1990
 - ARM tem sido licenciado para diferentes fabricantes
 - Tornou-se líder de mercado para aplicações embarcadas de baixa potência

-com

- O processador ARM processor é um processador RISC (Reduced Instruction Set Computer)
- ARM foi o primeiro microprocessador RISC desenvolvido para uso comercial
- A combinação de um hardware simples com um repertório de instruções reduzido permite eficiência no consumo de potência e tamanho reduzido

Contro

Engenharia de Sistemas Embarcados e

O Processador ARM

- · Um dos cores mais licenciados e mais vendidos
- Usado em equipamentos móveis devido ao baixo consumo de potência e desempenho razoável
- · Várias extensões:
 - THUMB: instruções de 16 bits
 - JAZELLE: máquina virtual JAVA


Contro

Engenharia de Sistemas Embarcados

O Processador ARM

- · Cores: ARM6, ARM7, ARM9, ARM10, ARM11
- Extensões: THUMB, JAZELLE, etc..
- · IP-Blocks: UART, GPIO, controladores de memória

CPU	Description	ISA	Process	Voltage	Area mm2	Power mW	Clock / MHz	Mips / MHz
ARM7TD MI	Core	V4T	0.18u	1.8V	0.53	<0.25	60-110	0.9
ARM7TD MI-S	Synthesizable core	V4T	0.18u	1.8V	<0.8	<0.4	>50	0.9
ARM9TD MI	Core	V4T	0.18u	1.8V	1.1	0.3	167-220	1.1
ARM920T	Macrocell 16+16kB cache	V4T	0.18u	1.8V	11.8	0.9	140-200	1.05
ARM940T	Macrocell 8+8kB cache	V4T	0.18u	1.8V	4.2	0.85	140-170	1.05
ARM9E-S	Synthesizable core	V5TE	0.18u	1.8V	?	~1	133-200	1.1
ARM1020 E	Macrocell 32+32kB cache	V5TE	0.15u	1.8V	~10	~0.85	200-400	1.25



O Processador ARM

- Processador RISC de 32 bits
 - Instruções de 32 bits
- 16 registradores de 32 bits (37 registradores internos)
- Pipeline (ARM7: 3 estágios)
- Cache
- Tipos de Dados de 8, 16 e 32 bits
- 7 modos de operação :
 - Usr, fiq, irq, abt, sys, und
- Estrutura simples
 - Baixo consumo/ bom desempenho

Modos de Operação

- O Processador ARM possui 7 modos de operação (exceções):
- User mode é modo usual de execução de programas de usuário
- Exceções:
 - Fast Interrupt (FIQ) mode suporta transferência de dados
 - Interrupt (IRQ) mode é usado para tratamento de interrupções
 - Supervisor mode é um modo protegido para o sistema operacional

• Exceções: - Abort mode executa após a interrupção de busca antecipada de dado ou instrução - System mode é um modo privilegiado de usuário para o S.O. - Undefined mode executa quando instrução indefinida é executada Engenharia de Sistemas Embarcados 10


Modelo ARM para o Programador

16 Registradores visíveis:

- Quinze registradores de propósito geral (r0, r1, r2, r3,, r12)
- Registrador r13 é o stack-pointer
- Registrador r14 guarda endereço de retorno
- O contador de programa PC (r15)
- O Registrador de Status (CPSR)

Registradores usados no modo de usuário

Outros registradores são usados nos modos privilegiados e de exceção



Registradores do ARM	
Modo de Usuário	
(Hegistrador de Status)	
usados para cesa ser el	
Engenharia de Siatemas Embarcados 12	

Registrador de Status do ARM CPSR

- N (Negative), Z (Zero), C (Carry), V (Overflow)
- · mode controla modo do processador
- T controla repertório de instruções
 - T = 1 − repertório de instruções de 16-bit (Thumb instructions)
 - T = 0 repertório de instruções de 32-bit (ARM instructions)
- I F desabilita interrupções



Organização de Memória do ARM Array linear de bytes numerados de 0 a 2³² – 1 Tipos de dados – bytes (8 bits) – half-words (16 bits) – half-words (16 bits) – sempre alinhadas no limite de 2-bytes (iniciam em endereço par) – words (32 bits) – sempre alinhadas no limite de 4-bytes (iniciam em endereço múltiplo de 4) **Empenharia de Sistemas Embarcados 14

Repertório de Instruções | ARM

- Instruções de Processamento de Dados
- Instruções de Transferência de Dados
- Instruções de Fluxo de Controle

Instruções de Processamento de **Dados**

- Classes de instruções de Processamento de Dados
 - Operações aritméticas
 - Operações lógicas (nível de bit)
 - Operações de Movimentação entre registradores
 - Operações de Comparação
- · Operandos: 32-bits;

existem 3 maneiras de especificar os operandos

- Operandos estão em registradores
- O segundo operando pode ser uma constante (imediado)
- Operando no registrador de deslocamento
- Resultado: 32-bits, armazenado em registrador
 - Multiplicação produz um resultado de 64-bits

Engenharia de Sistemas Embarcados 16

Instruções de Processamento de **Dados**

Formato

function	operand 1	operand 2	operand 3
	address	address	address

- · Todos os operandos são de 32 bits e estão em registradores
- · O resultado também é armazenado em um registrador

Engenharia de Sistemas Embarcados 17

Instruções de Processamento de **Dados**

Operações Aritméticas

Operações Lógicas com Bits ADD r0, r1, r2 r0 := r1 + r2

ADC r0, r1, r2	r0 := r1 + r2 + C
SUB r0, r1, r2	r0 := r1 - r2
SBC r0, r1, r2	r0 := r1 - r2 + C - 1
RSB r0, r1, r2	r0 := r2 - r1
BSC r0_r1_r2	r0 := r2 - r1 + C - 1

AND r0, r1, r2	r0 := r1 and r2
ORR r0, r1, r2	r0 := r1 or r2
EOR r0, r1, r2	r0 := r1 xor r2
BIC r0, r1, r2	r0 := r1 and (not) r2

Movimentação de Registradores

MOV r0, r2	r0 := r2
MVN r0, r2	r0 := not r2

Operações de Comparação

CMP r1, r2	set cc on r1 - r2
CMN r1, r2	set cc on r1 + r2
TST r1, r2	set cc on r1 and r2
TEQ r1, r2	set cc on r1 xor r2

 O segundo operando está sujeito a uma operação de deslocamento antes que seja combinado com o primeiro operando

ADD r3, r2, r1, LSL #3	r3 := r2 + 8 x r1
ADD r5, r5, r3, LSL r2	$r5 := r5 + 2^{r2} \times r3$

Engenharia de Sistemas Embarcados 19

Operações Lógicas

Operações Booleanas

AND r0, r1, r2 ; r0 := r1 and r2

ORR r0, r1, r2 ; r0 :=r1 or r2

EOR r0, r1, r2 ; r0 := r1 xor r2

BIC r0, r1, r2; r0 := r1 and not r2

Engenharia de Sistemas Embarcados 20

Operações de Movimentação de Registradores

MOV r0, r2 ; r0 := r2

MVN r0, r2 ; r0 := not r2

MVN: o registrador destino recebe o registrador fonte com o bits invertidos

Operações de Comparação

· Só afetam os flags (N, Z, C and V) no CPSR

CMP r1, r2 ;set cc on r1 - r2 CMN r1, r2 ;set cc on r1 + r2 TST r1, r2 ;set cc on r1 and r2

TEQ r1, r2

;set cc on r1 xor r2

Engenharia de Sistemas Embarcados 22

Registrador de Deslocamento


- O ARM não possui instruções de deslocamento
- O registrador de deslocamento permite o deslocamento de um operando de instrução aritmética

Engenharia de Sistemas Embarcados 23

- Barrel Shifter- Deslocamento para Esquerda
 - LSL #5 => multiplica por 2^5 => multiplica por 32
 - Barrel Shifter- Deslocamento para Direita
 - LSR #5 => divide por 2^5 => divide por 32

Deslocando Operandos Por exemplo, ADD r3, r2, r1, LSL #3; r3 := r2 + 8 x r1 'LSL' indica 'logical shift left pelo número de bits especificado', que é igual a 3 '#' indica valor imediato.

Engenharia de Sistemas Embarcados 25



Setando os Códigos de Condição – FLAGS • Qualquer instrução pode setar os códigos de condição (N, Z, V, e C) - Para todas as instruções (exceto para a operação de comparação) uma requisição deve ser feita explicitamente - Em linguagem de montagem esta requisição é indicada pela adição de um `S` ao opcode - Exemplo (r3-r2 := r1-r0 + r3-r2) ADDS r2, r2, r0 ; carry out to C ADC r3, r3, r1 ; ... add into high word

Setando os Códigos de Condição -FLAGS

- Operações aritméticas setam todos os flags (N, Z, C, and V)
- · Operações lógicas e de move setam N e Z
 - Preserva V e C quando não se trata de operações de deslocamento, ou setam C de acordo com a operação de deslocamento realizada no operando

Corero

Engenharia de Sistemas Embarcados 28

Multiplicação

Exemplo (Multiply, Multiply-Accumulate)

MUL r4, r3, r2	$r4 := [r3 \times r2]_{<31:0>}$
MLA r4, r3, r2, r1	r4 := [r3 x r2 + r1] _{<31:0>}

- Nota
 - 32-bits menos significativos são colocados no registrador de resultados, os outros são ignorados
 - Segundo operando imediato não é suportado
 - Registrador de resultado pode ser diferente de registradores fonte
 - Se bit `S` é setado então V é preservado e C não possui siginificado


Corers


Engenharia de Sistemas Embarcados 29


Instruções de Transferência de Dados


- Instruções Simples de load e store
 - Transferência de um dado (byte, half-word, word) entre registradores ARM e memória
- Instruções de Múltiplos load e store
 - Permite a transferência de uma grande quantidade de dados
 - Usado para entrada e saída de subrotina para salvar e restaurar registradores de trabalho e para copiar blocos de dados na memória
- Instruções de swap de registradores simples
 - Toda a transferência entre registrador e memória em uma instrucão
 - Usado na implementação de semáforos para garantir exclusão mutua no acesso a dados compartilhados


_	














		As cer Ful l	nding Empty	Desce Full	nding Empty
Increme	Before nt	STMIB STMFA	1		LDMIB LDMED
	After		STMIA STMEA	LDMIA LDMFD	
Decrem	Before ent		LDMDB LDMEA	STMDB STMFD	
	After	LDMDA LDMFA			STMDA STMED

Inst	Instruções de Controle de Fluxo			
Branch	Interpretation	Normal uses		
В	Unconditional	Always take this branch		
BAL	Always	Always take this branch		
BEQ	Equal	Comparison equal or zero result		
BNE	Not equal	Comparison not equal or non-zero result		
BPL	Plus	Result positive or zero		
BMI	Minus	Result minus or negative		
BCC	Carry clear	Arithmetic operation did not give carry-out		
BLO	Lower	Unsigned comparison gave lower		
BCS	Carry set	Arithmetic operation gave carry-out		
BHS	Higher or same	Unsigned comparison gave higher or same		
BVC	Overflow clear	Signed integer operation; no overflow occurred		
BVS	Overflow set	Signed integer operation; overflow occurred		
BGT	Greater than	Signed integer comparison gave greater than		
BGE	Greater or equal	Signed integer comparison gave greater or equal		
BLT	Less than	Signed integer comparison gave less than		
BLE	Less or equal	Signed integer comparison gave less than or equal		
BHI	Higher	Unsigned comparison gave higher		
BLS	Lower or same	Unsigned comparison gave lower or same		



Code	Suffix	Flags	Meaning
0000	EQ	Z set	equal
0001	NE	Z clear	not equal
0010	CS	C set	unsigned higher or san
0011	CC	C clear	unsigned lower
0100	MI	N set	negative
0101	PL	N clear	positive or zero
0110	VS	V set	overflow
0111	VC	V clear	no overflow
1000	HI	C set and Z clear	unsigned higher
1001	LS	C clear or Z set	unsigned lower or sam
1010	GE	N equals V	greater or equal
1011	LT	N not equal to V	less than
1100	GT	Z clear AND (N equals V)	greater than
1101	LE	Z set OR (N not equal to V)	less than or equal
1110	AL	(ignored)	always





trapping – chamada de supervisor

Repertório de Instruções do ARM

- Instruções de processamento de dados com três endereços
- Execução condicional para todas as instruções
- Instruções de load/store para multiplos registradores
- Habilidade de realizar uma operação de deslocamento e uma operação de ALU em um único ciclo
- Extensão do repertório de instruções através do coprocessador incluindo mais registradores e tipos de dados
- Representação das instruções com 16 bits na arquitetura Thumb

Exceções

Os vários modos de operação do processador

Exceções

- Exceções são geradas por fontes internas ou externas ao programa em execução: evento de dispositivo ou instrução não definida
- Mais que uma exceção pode acontecer ao mesmo tempo
- Estado do processador antes da exceção deve ser preservado
- ARM suporta 7 tipos de exceções

 Wearable 	Computers
------------------------------	------------------

Modos de Operação

O Processador ARM possui 7 modos de operação:

- User mode é modo usual de execução de programas de usuário
- Fast Interrupt (FIQ) mode suporta transferência de dados
- Interrupt (IRQ) mode é usado para tratamento de interrupções
- Supervisor mode é um modo protegido para o sistema operacional

Engenharia de Sistemas Embarcados 46

 Abort mode executa após a interrupção de busca antecipada de dado ou instrução


- System mode é um modo privilegiado de usuário para o S.O.
- Undefined mode executa quando instrução indefinida é executada


Engenharia de Sistemas Embarcados 4

Tipos de Exceções Exception Mode Normal Address Reset Supervisor 0x00000000 Undefined 0x00000004 Undefined instruction SWI Supervisor 0x00000008 Prefetch abort Abort 0x000000C Data abort 0x00000010 Abort IRQ IRQ 0x00000018 FIQ FIQ 0x0000001C Engenharia de Sistemas Embarcados 48


Exceções ARM

- Tratamento de Exceções
 - Estado corrente é salvo através da cópia de PC no registrador r14_exc e CPSR em SPSR_exc (exc significa para tipo exceção)
 - Modo de operação do processador é mudado para o tipo apropriado de exceção
 - PC é forçado a ter um valor entre 00_{16} e 1 $\!C_{16},$ sendo o valor particular dependente do tipo de exceção
 - Instrução na localização do PC é forçada a conter um desvio para a rotina de tratamento de exceções (the vector address); a rotina de tratamento usará o registrador r13_exc, o qual é normalmente inicializado para apontar para pilha na memória, onde registradores serão salvos
 - retorno: restaurar registradores de usuário, então restaurar PC e CPSR (atomicamente)





Instruções de Transferências de registradores de Controle As instruções MRS e MSR permitem que o conteúdo de registradores de controle sejam transferidos para registradores de propósito geral - Todos os bits ou apenas os bits de flags podem ser transferidos · Sintaxe: - MRS{<cond>} Rd,<psr> ; Rd = <psr> - MSR{<cond>} <psr>, Rm ; <psr> = Rm - MSR{<cond>} <psrf>,Rm ; <psrf> = Rm - <psr> = CPSR, CPSR_all, SPSR or SPSR_all - <psrf> = CPSR_flg or SPSR_flg · Enderecamento imediato também é possível: MSR{<cond>} <psrf>, #Immediate Os quatro bits mais significativos são os flags Engenharia de Sistemas Embarcados 52





Quando uma exceção ocorre.... R14_<tipo_exceção> =endereço de retorno SPSR_< tipo_exceção > = CPSR CPSR[4:0] = Número do modo (exceção) CPSR[5] = 0/* Execute in ARM state */ Se < tipo_exceção > == Reset ou FIQ então CPSR[6] = 1 /* Desabilita interrupções rápidas */ /* caso contrário CPSR[6] permanece inalterado */ CPSR[7] = 1 /*Desabilita interrupções normais*/ PC = endereço de tratamento Engenharia de Sistemas Embarcados 55 Quando uma exceção ocorre... No retorno, a rotina de tratamento: - Restaura CPSR de SPSR_< tipo_exceção > - Restaura PC de LR_< tipo_exceção > Engenharia de Sistemas Embarcados 5 Reset A ativação do RESET para imediatamente a execução da instrução corrente • O processador inicia a execução nos endereços 0x00000000 ou 0xFFFF0000 no

• Wearable Computers

modo supervisor com interrupções

Engenharia de Sistemas Embarcados 57

desabilitadas

R14_SVC = valor imprevisível SPSR_svc = valor imprevisível CPSR [4:0] = 0b10011/*Entra no modo supervisor*/ CPSR [5] = 0 /* Executa modo ARM */ CPSR [6] = 1 /* Desabilita interrup. rápidas */ CPSR [7] = 1 /* Desabilita interrupções normais*/ PC = 0x00000000

Exceção de Instrução Indefinida

- Se o processador executa uma instrução de coprocessador, ele espera pelo processador externo reconhecer que a instrução será executada. Se não há resposta do co-processador, uma exceção de instrução indefinida ocorre
- Este tipo de exceção pode ser usada para emular um co-processador em software ou aumentar o repertório de instruções com instruções em software

Engenharia de Sistemas Embarcados 59

Exceção de Instrução Indefinida

R14_und = endereço de retorno

 $SPSR_und = CPSR$

CPSR [4:0] = 0b11011; enter undefined mode

CPSR [5] = 0 ;execute in ARM state

/*CPSR [6] is unchanged */

 $CPSR \ [7] = 1 \hspace{1.5cm} ; disable \ normal \ interrupts$

PC = 0x00000004

Retorno após emular a instrução:

MOV PC, r14

Chamadas de Supervisor

- Supervisor é um programa que opera em modo privilegiado – pode executar instruções que não são executadas no modo usuário
 - Exemplo: enviar texto para display
- ARM ISA inclui SWI (SoftWare Interrupt)

; output r0_[7:0]
SWI SWI_WriteC
; retorno de um programa de usuário para monitor
SWI SWI_Exit

Engenharia de Sistemas Embarcados 61

Software Interrupt (SWI)

31 28 27 24 23 0

Cond 1 1 1 1 1 Comment field ((gaared by Processor)

Condition Field

- Uma interrupção de software SWI pode ser usada para implementar uma instrução definida pelo usuário
- Ela causa uma mudança para modo supervisor e a rotina de tratamento é executada.
- A rotina de tratamento depende do conteúdo do campo de comentário
- O mecanismo SWI permite que o S.O. implemente um conjunto de instruções privilegiadas, que podem ser executadas no modo de usuário

Engenharia de Sistemas Embarcados 62

Software Interrupt

- R14_svc = endereço de retorno
- SPSR_svc = CPSR ;Enter Supervisor mode
- CPSR [4:0] = 0b10011 ;Execute in ARM state
- /* CPSR [6] is unchanged */
- CPSR [7] = 1

 $/^{\star} Disable \ normal \ interrupts \ ^{\star} /$

- PC = 0x00000008
- Para retornar após executar SWI: MOVS PC, r14

Prefetch Abort

- A exceção de Prefetch Abort é gerada se o processador tenta executar uma instrução inválida
- Na arquitetura ARM, uma exceção Prefetch Abort pode ser gerada quando executado uma instrução BKPT (break-point).

Contro er Informática Engenharia de Sistemas Embarcados 64

Prefetch Abort

R14_abt = endereço da instrução abortada + 4

SPSR_abt = CPSR

CPSR [4:0] = 0b10111

 $\mathsf{CPSR}\,[5] = 0$

/* CPSR [6] is unchanged */

CPSR [7] = 1

PC = 0x0000000C

Retorno após resolver a causa da exceção:

SUBS PC, r14, #4

Engenharia de Sistemas Embarcados 65

Data Abort exception

- Acesso a dado inválido
- A exceção de Data abort ocorre antes que qualquer outra exceção tenha alterado o estado da CPU
- Data Abort tem maior prioridade entre todas as exceções

Corero

Data Abort exception cont...

R14_abt = address of the aborted inst. + 8

 $SPSR_abt = CPSR$

 $\label{eq:cpsr} \mbox{CPSR [4:0] = 0b10111} \quad ; \mbox{Enter abort mode}$ $\mbox{CPSR [5] = 0} \qquad \qquad ; \mbox{Execute in ARM state}$

/* CPSR[6] is unchanged */

CPSR [7] = 1 ; Disable normal interrupts

PC = 0x00000010


Para retorno após resolver causa da exceção:


SUBS PC, R14, #8


Engenharia de Sistemas Embarcados 67


Sistema de I/O

- I/O é mapeada em memória
 - Registradores internos de periféricos (controladores de disco, redes e interfaces) são posições de memória endereçáveis e podem ser lidas e escritas por instruções load/store
- Periféricos podem usar dois tipos de interrupção
 - interrupção normal (IRQ) ou
 - entrada rápida de interrupção(FIQ)
 - Normalmente grande parte das entradas compartilham a entrada IRQ enquanto que uma ou duas fontes críticas são conectadas a entrada FIQ
- Alguns sistemas podem incluir hardware externo de DMA para suportar altas taxas de transferências









Resumindo

- Todas as instruções possuem 32 bits
- · Grande parte das instruções executam em um ciclo
- · Todas as instruções são condicionais
- · Arquitetura Load/Store
 - Instruções de acesso a memória possui auto indexação
- Instruções de processamento de dados usam apenas registradores e possuem três endereços


Corero


Engenharia de Sistemas Embarcados 73

Resumindo

- Combina operação da ALU com registrador de deslocamento para manipulação de bits com desempenho
- Extensão do repertório de instruções através de instruções de co-processador

Corero





* The contents of registers r0 to r6 need to be swapped around thus: • r0 moved into r3 • r1 moved into r4 • r2 moved into r6 • r3 moved into r5 • r4 moved into r0 • r5 moved into r1 • r6 moved into r2 * Write a segment of code that uses full descending stack operations to carry this out, and hence requires no use of any other registers for temporary storage.