

Arquitetura de Sistemas Embarcados


Edna Barros (ensb@cin.ufpe.br)



Centro de Informática – UFPE

Introdução

- **Processador**
 - Circuito digital que implementa tarefa computacional
 - Controle e unidade de processamento
 - Propósito Geral: variedade de tarefas
 - Propósito Único: uma tarefa particular
 - Propósito Único e Customizado: tarefa não padrão
- **Processador de propósito único customizado:**
 - Rápido, pequeno e baixo consumo
 - MAS : possui alto custo NRE, tempo-to-market longo e apresenta pouca flexibilidade



Centro de Informática
Ambiente de Projeto de Sistemas Embarcados 2


Revisão: Projeto de um processador de propósito único customizado

Rot eiro

- Conceit os Básicos
- Lógica Combinacional
- Lógica Sequencial
- Proj etando um processador de propósito único

CMOS t ransist ores em silício

- Tr ansist or
 - O Componente Básico dos Sist emas Digit ais
 - At ua com chave
 - Tensão no “gat e” cont rola f luxo de cor rent e da font e para o “drain”




Implement ações de Tr ansist ores CMOS

- Complement ary Metal Oxide Semiconductor

- Níveis Lógicos
 - 0 é 0V, 1 é 5V

- Dois tipos básicos
 - nMOS conduz se gat e=1
 - pMOS conduz se gat e=0

- Port as Básicas
 - I nvert er, NAND, NOR



Port as Lógicas Básicas

 $x \rightarrow F$ <table border="1"> <tr><td>x</td><td>F</td></tr> <tr><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td></tr> </table> $F = x$ Driver	x	F	0	0	1	1	 $x \text{ AND } y \rightarrow F$ <table border="1"> <tr><td>x</td><td>y</td><td>F</td></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table> $F = x \cdot y$ AND	x	y	F	0	0	0	0	1	0	1	0	0	1	1	1	 $x \text{ OR } y \rightarrow F$ <table border="1"> <tr><td>x</td><td>y</td><td>F</td></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table> $F = x + y$ OR	x	y	F	0	0	0	0	1	1	1	0	1	1	1	1	 $x \text{ XOR } y \rightarrow F$ <table border="1"> <tr><td>x</td><td>y</td><td>F</td></tr> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </table> $F = x \oplus y$ XOR	x	y	F	0	0	0	0	1	1	1	0	1	1	1	0
x	F																																																					
0	0																																																					
1	1																																																					
x	y	F																																																				
0	0	0																																																				
0	1	0																																																				
1	0	0																																																				
1	1	1																																																				
x	y	F																																																				
0	0	0																																																				
0	1	1																																																				
1	0	1																																																				
1	1	1																																																				
x	y	F																																																				
0	0	0																																																				
0	1	1																																																				
1	0	1																																																				
1	1	0																																																				
 $x \rightarrow F$ <table border="1"> <tr><td>x</td><td>F</td></tr> <tr><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td></tr> </table> $F = x'$ Inverter	x	F	0	1	1	0	 $x \text{ NAND } y \rightarrow F$ <table border="1"> <tr><td>x</td><td>y</td><td>F</td></tr> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </table> $F = (x \cdot y)'$ NAND	x	y	F	0	0	1	0	1	1	1	0	1	1	1	0	 $x \text{ NOR } y \rightarrow F$ <table border="1"> <tr><td>x</td><td>y</td><td>F</td></tr> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </table> $F = (x + y)'$ NOR	x	y	F	0	0	1	0	1	0	1	0	0	1	1	0	 $x \text{ XNOR } y \rightarrow F$ <table border="1"> <tr><td>x</td><td>y</td><td>F</td></tr> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </table> $F = x \odot y$ XNOR	x	y	F	0	0	1	0	1	0	1	0	0	1	1	1
x	F																																																					
0	1																																																					
1	0																																																					
x	y	F																																																				
0	0	1																																																				
0	1	1																																																				
1	0	1																																																				
1	1	0																																																				
x	y	F																																																				
0	0	1																																																				
0	1	0																																																				
1	0	0																																																				
1	1	0																																																				
x	y	F																																																				
0	0	1																																																				
0	1	0																																																				
1	0	0																																																				
1	1	1																																																				

Ambiente de Projeto de Sistemas Embarcados 7

Projeto de Circuitos Combinacionais

A) Problem description

y is 1 if a is 1, or b and c are 1. z is 1 if b or c is 1, but not both, or if all are 1.

B) Truth table

Inputs	Outputs			
a	b	c	y	z
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	1	0
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1

C) Output equations

$y = a'bc + ab'c + abc' + abc$

$z = a'b'c + a'bc' + abc' + abc$

D) Minimized output equations

y	bc	00	01	11	10
a	0	0	1	1	0
1	1	1	1	1	1

$y = a + bc$

z	bc	00	01	11	10
a	0	1	1	0	1
1	0	1	1	1	1

$z = ab + b'c + bc'$

E) Logic Gates

Ambiente de Projeto de Sistemas Embarcados 8

Circuitos Combinacionais

O = 0 if S=0,00 1 if S=0,01 ... [m-1] if S=L,11	O0 = 1 if I=0,00 O1 = 1 if I=0,01 ... O[m-1] = 1 if I=L,11	sum = A+B (first n bits) carry = (n+1)'th bit of A+B	less = 1 if A<B equal = 1 if A=B greater = 1 if A>B	O = A op B op determined by S.
	With enable input e → all O's are 0 if e=0	With carry-in input C1 → sum = A + B + C1		May have status outputs carry, zero, etc.

Ambiente de Projeto de Sistemas Embarcados 9

Circuitos Sequenciais

Q =
0 if clear=1,
1 if load=1 and clock=1,
Q(previous) otherwise.

Q = lsb
- Content shifted
- 1 stored in msb

Q =
0 if clear=1,
Q(prev)+1 if count=1 and clock=1.

Ambiente de Projeto de Sistemas Embarcados 10

Projeto de Circuitos Sequenciais

A) Problem Description
You want to construct a clock divider. Slow down your pre-existing clock so that you output a 1 for every four clock cycles.

C) Implementation Model

D) State Table (Moore-type)

Inputs		Outputs	
Q1	Q0	a	x
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

B) State Diagram

Ambiente de Projeto de Sistemas Embarcados 11

Projeto de Circuitos Sequenciais

D) State Table (Moore-type)

Inputs		Outputs	
Q1	Q0	a	x
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

E) Minimized Output Equations

Q1	Q0	a	x
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0


$x = Q1'Q0a + Q1a' + Q1Q0'$


$a = Q0a' + Q0'a$


$x = Q1Q0'$

F) Combinational Logic

Ambiente de Projeto de Sistemas Embarcados 12








Criando a Unidade de Processamento

- Crie um registrador para cada variável declarada
- Crie uma unidade funcional para cada operação aritmética
- Faça a conexão dos registradores às unidades funcionais
 - Baseado nas leituras e escrituras
 - Use multiplexadores para fontes múltiplas
- Crie um identificador único para cada saída e entrada da unidade de processamento




Ambiente de Projeto de Sistemas Embarcados 16



Criando um controle baseado em FSM


- Mesma estrutura que uma FSMD
- Substitua ações complexas por configurações da unidade de processamento



Ambiente de Projeto de Sistemas Embarcados 17



Conectando controle e unidade de processamento



Ambiente de Projeto de Sistemas Embarcados 18



Otimizando a Descrição Inicial

- Análise do programa de forma a identificar possíveis otimizações
 - Número de computações
 - Tamanho das variáveis
 - Complexidade de tempo e espaço
 - Operações usadas



Otimizando o programa

```
original program
0: int x, y;
1: while (1) {
2:   while (!go);
3:   x = x_i;
4:   y = y_i;
5:   while (x != y) {
6:     if (x < y)
7:       y = y - x;
8:     else
9:       x = x - y;
9:   }
9:   d_o = x;
}
```

replace the subtraction operations with modulo operation in order to speed up program

```
optimized program
0: int x, y, r;
1: while (1) {
2:   while (!go);
3:   // x must be the larger number
4:   if (x_i >= y_i) {
5:     x = x_i;
6:   } else {
7:     y = y_i;
8:   }
9:   while (y != 0) {
10:    r = x % y;
11:    x = y;
12:    y = r;
13:   }
13:   d_o = x;
}
```

GCD(42, 8) - 9 iterations to complete the loop
x and y values evaluated as follows: (42, 8), (43, 8), (26, 8), (18, 8), (10, 8), (2, 8), (2, 6), (2, 4), (2, 2).

GCD(42, 8) - 3 iterations to complete the loop
x and y values evaluated as follows: (42, 8), (8, 2), (2, 0)



Otimizando a FSM

- Possíveis otimizações
 - Merge de Estados
 - Estados com constantes nas transições podem ser eliminados, transições são conhecidas
 - Estados com operações independentes podem ser agrupados
 - Separação de Estados
 - Estados incluindo operações complexas ($a * b * c * d$) podem ser quebrados em estados menores
 - Escalonamento



