

# Arquitetura de Sistemas Embarcados


Edna Barros (ensb@cin.ufpe.br)



Centro de Informática – UFPE

## Introdução

- Processador
  - Circuito digital que implementa tarefa computacional
  - Controle e unidade de processamento
  - Propósito Geral: variedade de tarefas
  - Propósito Único: uma tarefa particular
  - Propósito Único e Customizado: tarefa não padrão
- Processador de propósito único customizado:
  - Rápido, pequeno e baixo consumo
  - MAS : possui alto custo NRE, tempo-market long e apresenta pouca flexibilidade



## Revisão: Proj et ando um pr ocessador de pr opósito único cust omizado

---

## Rot eir o

---

- Conceit os Básicos
- Lógica Combinacional
- Lógica Sequencial
- Proj et ando um pr ocessador de pr opósito  
único

## CMOS t ransist ores em silício

---

- Transist or
  - O Component e Básico dos Sist emas Digit ais
  - At ua com chave
  - Tensão no “gat e” cont rola f lux o de cor rent e da f ont e para o “drain”

Ambiente de Projeto de Sistemas Embarcados 5

## I mplement ações de Transist ores CMOS


---

- Complement ary Met al Oxide Semiconduct or
- Níveis Lógicos
  - 0 é 0V, 1 é 5V
- Dois tipos básicos
  - nMOS conduz se gat e=1
  - pMOS conduz se gat e=0
- Port as Básicas
  - I nvert er , NAND, NOR

Ambiente de Projeto de Sistemas Embarcados 6


## Port as Lógicas Básicas

---




x	F
0	0
1	1

$F = x$   
Driver




x	y	F
0	0	0
0	1	0
1	0	0
1	1	1

$F = x \cdot y$   
AND



x	y	F
0	0	0
0	1	1
1	0	1
1	1	1


$F = x + y$   
OR



x	y	F
0	0	0
0	1	1
1	0	1
1	1	0


$F = x \oplus y$   
XOR




x	F
0	1
1	0

$F = x'$   
Inverter




x	y	F
0	0	1
0	1	1
1	0	1
1	1	0

$F = (x \cdot y)'$   
NAND



x	y	F
0	0	1
0	1	1
1	0	0
1	1	0

$F = (x + y)'$   
NOR



x	y	F
0	0	1
0	1	0
1	0	0
1	1	1

$F = x \odot y$   
XNOR

Ambiente de Projeto de Sistemas Embarcados 7

## Proj et o de Circuit os Combinacionais

---

**A) Problem description**

y is 1 if a is to 1, or b and c are 1. z is 1 if b or c is to 1, but not both, or if all are 1.

**B) Truth table**

Inputs			Outputs	
a	b	c	y	z
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	1	0
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1

**C) Output equations**

$y = a'bc + ab'c' + ab'c + abc' + abc$

$z = a'b'c + a'bc' + ab'c + abc' + abc$

**D) Minimized output equations**


	bc	00	01	11	10
a	0	0	0	1	0
1	1	1	1	1	1

$y = a + bc$

	bc	00	01	11	10
a	0	0	1	0	1
1	0	1	1	1	1

$z = ab + b'c + bc'$

**E) Logic Gates**



Ambiente de Projeto de Sistemas Embarcados 8

## Circuitos Combinacionais

<p>O =                      I0 if S=0..00                      I1 if S=0..01                      ...                      I(m-1) if S=1..11</p>	<p>O0 = 1 if I=0..00                      O1 = 1 if I=0..01                      ...                      O(log n - 1) = 1 if I=1..11</p>	<p>sum = A+B                      (first n bits)                      carry = (n+1)'th                      bit of A+B</p>	<p>less = 1 if A&lt;B                      equal = 1 if A=B                      greater=1 if A&gt;B</p>	<p>O = A op B                      op determined                      by S.</p>
	<p>With enable input e →                      all O's are 0 if e=0</p>	<p>With carry-in input Ci →                      sum = A + B + Ci</p>		<p>May have status outputs                      carry, zero, etc.</p>

Ambiente de Projeto de Sistemas Embarcados 9

## Circuitos Sequenciais

<p>Q =                      0 if clear=1,                      I if load=1 and clock=1,                      Q(previous) otherwise.</p>	<p>Q = lsb                      - Content shifted                      - I stored in msb</p>	<p>Q =                      0 if clear=1,                      Q(prev)+1 if count=1 and clock=1.</p>


Ambiente de Projeto de Sistemas Embarcados 10

# Proj et o de Circuit os Sequenciais


## A) Problem Description

You want to construct a clock divider. Slow down your pre-existing clock so that you output a 1 for every four clock cycles

## B) State Diagram



## C) Implementation Model



## D) State Table (Moore-type)

Inputs			Outputs		
Q1	Q0	a	I1	I0	x
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

# Proj et o de Circuit os Sequenciais

## D) State Table (Moore-type)

Inputs			Outputs		
Q1	Q0	a	I1	I0	x
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

## E) Minimized Output Equations

a	Q1Q0	00	01	11	10
0	0	0	0	1	1
1	0	1	0	0	0

$$I1 = Q1'Q0a + Q1a' + Q1Q0'$$


a	Q1Q0	00	01	11	10
0	0	0	1	1	0
1	0	1	0	0	1

$$I0 = Q0a' + Q0'a$$


a	Q1Q0	00	01	11	10
0	0	0	0	1	0
1	0	0	0	1	0

$$x = Q1Q0$$

## F) Combinational Logic




## Modelo Básico de um Processador de Propósito Único



## Exemplo: great est common divisor

- Descreva o algoritmo
- Converta o algoritmo para uma FSM complexa
  - FSMD: finite state machine with datapath
  - Templates podem ser usados



## Templatos de Diagramas de Estado

**Assignment statement**

```
a = b
next statement
```

**Loop statement**

```
while (cond) {
  loop-body-
  statements
}
next statement
```

**Branch statement**

```
if (c1)
  c1 stmts
else if c2
  c2 stmts
else
  other stmts
next statement
```

Ambiente de Projeto de Sistemas Embarcados 15


## Criando a Unidade de Processamento

- Crie um registrador para cada variável declarada
- Crie uma unidade funcional para cada operação aritmética
- Faça a conexão dos registradores às unidades funcionais
  - Baseado nas leituras e escritas
  - Use multiplexadores para fontes múltiplas
- Crie um identificador único para cada saída e entrada da unidade de processamento


Ambiente de Projeto de Sistemas Embarcados 16






# Criando um controle baseado em FSM



- Mesma estrutura que uma FSMD
- Substitua ações complexas por configurações da unidade de processamento



# Conectando controle e unidade de processamento




## Tabela de Estado para o controle do GCD

Inputs							Outputs								
Q3	Q2	Q1	Q0	x_n	x_lt	go_i	I3	I2	I1	I0	x_se	y_se	x_ld	y_ld	d_ld
0	0	0	0	eq	lt	*	0	0	0	1	X	X	0	0	0
0	0	0	1	*	*	0	0	0	1	0	X	X	0	0	0
0	0	0	1	*	*	1	0	0	1	1	X	X	0	0	0
0	0	1	0	*	*	*	0	0	0	1	X	X	0	0	0
0	0	1	1	*	*	*	0	1	0	0	0	X	1	0	0
0	1	0	0	*	*	*	0	1	0	1	X	0	0	1	0
0	1	0	1	0	*	*	1	0	1	1	X	X	0	0	0
0	1	0	1	1	*	*	0	1	1	0	X	X	0	0	0
0	1	1	0	*	0	*	1	0	0	0	X	X	0	0	0
0	1	1	0	*	1	*	0	1	1	1	X	X	0	0	0
0	1	1	1	*	*	*	1	0	0	1	X	1	0	1	0
1	0	0	0	*	*	*	1	0	0	1	1	X	1	0	0
1	0	0	1	*	*	*	1	0	1	0	X	X	0	0	0
1	0	1	0	*	*	*	0	1	0	1	X	X	0	0	0
1	0	1	1	*	*	*	1	1	0	0	X	X	0	0	1
1	1	0	0	*	*	*	0	0	0	0	X	X	0	0	0
1	1	0	1	*	*	*	0	0	0	0	X	X	0	0	0
1	1	1	0	*	*	*	0	0	0	0	X	X	0	0	0
1	1	1	1	*	*	*	0	0	0	0	X	X	0	0	0

## Completando o projeto do Processador de Funcionalidade Única - GCD

- Projeto dos Componentes da Unidade de Processamento
- Implementação da lógica combinacional para a unidade de controle
- Esta não é uma implementação otimizada mas FUNCIONA



## Otimizando processadores de propósito único

- Otimização: melhorar métricas de projeto
- Oportunidades de Otimização
  - Especificação inicial
  - FSMD
  - Unidade de Processamento
  - FSM

## Otimizando a Descrição Inicial

- Análise do programa de forma a identificar possíveis otimizações
  - Número computações
  - Tamanho das variáveis
  - Complexidade de tempo e espaço
  - Operações usadas


## Otimizando o programa

---

<pre>original program 0: int x, y; 1: while (1) { 2:   while (!go_i); 3:   x = x_i; 4:   y = y_i; 5:   while (x != y) { 6:     if (x &lt; y) 7:       y = y - x; 8:     else 9:       x = x - y; 10:  } 11:  d_o = x; 12: }</pre>	<p>replace the subtraction operation(s) with modulo operation in order to speed up program</p>	<pre>optimized program 0: int x, y, r; 1: while (1) { 2:   while (!go_i); 3:   // x must be the larger number 4:   if (x_i &gt;= y_i) { 5:     x=x_i; 6:     y=y_i; 7:   } 8:   else { 9:     x=y_i; 10:    y=x_i; 11:   } 12:   while (y != 0) { 13:     r = x % y; 14:     x = y; 15:     y = r; 16:   } 17:   d_o = x; 18: }</pre>
---	--	---

GCD(42, 8) - 9 iterations to complete the loop  
x and y values evaluated as follows : (42, 8), (43, 8), (26,8), (18,8), (10, 8), (2,8), (2,6), (2,4), (2,2).

GCD(42,8) - 3 iterations to complete the loop  
x and y values evaluated as follows: (42, 8), (8,2), (2,0)

Ambiente de Projeto de Sistemas Embarcados 23

## Otimizando a FSM

---

- Possíveis otimizações
  - Merge de Estados
    - Estados com constantes nas transições podem ser eliminados, transições são conhecidas
    - Estados com operações independentes podem ser agrupados
  - Separação de Estados
    - Estados incluindo operações complexas ( $a * b * c * d$ ) podem ser quebrados em estados menores
  - Escalonamento

Ambiente de Projeto de Sistemas Embarcados 24

