





## Verificação Funcional do Controlador USB Host

Proposta de Trabalho de Graduação

Aluna: Renata Garcia Oliveira (rgo@cin.ufpe.br)

Orientador: Edna Natividade da Silva Barros (ensb@cin.ufpe.br)

26 de Agosto de 2008

# Índice

1. Contexto	3
2. Objetivos	
3. Cronograma	5
4. Referências	6
5. Assinaturas	7

#### 1. Contexto

Cada vez mais dispositivos são baseados na tecnologia CMOS (*Complementary metal–oxide–semiconductor*). A diminuição de escala dessa tecnologia possibilitou que mais funcionalidades pudessem ser integradas num único chip como previsto pela Lei de Moore. Como exemplo, tem-se o SoC (*system-on-chip*) que integra um sistema completo resultando em um sistemas mais complexos e mais requisitados pelo mercado. Afinal o SoC permite alta performance, menor espaço, menos requisitos de memória, maior confiabilidade do sistema e menor consumo [4].

Como custo NRE (*Non-Recurring Engineering*) para produção de um único chip ou SoC é muito alto, torna-se altamente custoso a correção de bugs após a fabricação. Assim, no final da década de 80, com o crescimento da complexidade dos sistemas, e consequentemente, aumento do custo NRE começou a surgir a verificação pré-silício, ou seja, a verificação passou a ser feita em paralelo com o desenvolvimento. Isto foi possível em virtude das HDLs (*high-level Hardware Description Languages*) e simuladores que permitiram aos engenheiros testar seus módulos antes da fabricação [5].

Com a introdução da verificação pré-silício alguns problemas apareceram como a necessidade de separar as especializações de engenheiro de projeto e de verificação; a necessidade de iniciar a verificação antes de terminar o projeto e em muitos casos antes do projeto está completamente especificado; e o crescimento do time de verificação tornou-se um problema, pois os engenheiros de verificação não conheciam o projeto tão bem quanto os projetistas, resultando em baixa produtividade e qualidade [5].

Esses problemas demonstraram que a verificação pré-silício requeria um maior esforço para que a sua qualidade fosse equivalente ao design do projeto. Como resultado o maior esforço do projeto está concentrado na verificação. Atualmente, a verificação é responsável por 70% do esforço total do projeto, o número de engenheiro de verificação chega a ser o dobro do número de engenheiros de projeto (desenvolvimento RTL) [3].

## 2. Objetivos

O contexto apresentado no item anterior mostra a importância de utilizar verificação pré-silício no desenvolvimento de um projeto. Diante disso, o objetivo desse trabalho é abordar verificação funcional utilizando como estudo de caso um controlador USB Host.

O IP (*Intellectual Property*) USB Host está sendo desenvolvido pelo Programa Brazil-IP [2]. Este trabalho visa reunir toda a cobertura de verificação funcional do IP utilizando o processo de desenvolvimento ipPROCESS [1]. Ao final do trabalho, devese ter:

- Definição de como é feito a verificação funcional de um IP.
- Automatização de todo o processo de verificação.
- Um estudo de caso: verificação funcional de um USB Host Controller.

# 3. Cronograma

	Mês															
Atividade	Agosto		Setembro				Outubro			Novembro						
Levantamento Bibliográfico																
Análise do Material Bibliográfico																
Construção dos documentos de Caso de Teste																
Implementação dos casos de teste de integração restantes																
Automatização da Verificação dos módulos do USB Host																
Automatização da Verificação do USB Host																
Escrita do Relatório Final																
Preparação da Apresentação Oral																
Apresentação																

### 4. Referências

- [1] ipPROCESS (2007). *Modelagem do processo ipPROCESS*. Url: http://www.lincs.org.br/ipprocess. Acessado em 25/08/2008.
- [2] BRAZIL-IP (2005). Site do projeto Brazil IP. Url: www.brazilip.org.br. Acessado em 25/08/2008.
- [3] J. Bergeron. Writing Testbenches: Functional Verification of HDL Models, Second Edition. Kluwer Academic Publishers, 2003.
- [4] Silicon Far East. *Site sobre Fabricação de Semicondutores*. Url: http://www.siliconfareast.com/soc.htm. Acessado em 25/08/2008.
- [5] EDA Design Line (2008). Leveraging Design Insight for Intelligent Verification Methodologies. By Chris Wilson Nusym Technology, Inc. Url: http://www.edadesignline.com/showArticle.jhtml;jsessionid=JSXAPDWQSBUSUQ SNDLRSKH0CJUNN2JVN?articleID=208401374&queryText=verification. Acessado em 25/08/2008.

5. Assinatura	as		
Recife, 26 de Aş	gosto de 2008.		
Edna Natividad	de da Silva Barros (Orien	- tadora)	