

Universidade Federal de Pernambuco
Centro de Informática

SISTEMAS DIGITAIS
Resolução da prova da primeira unidade – 2005.1

Monitoria de Sistemas Digitais
fls, gamsd, jvgl, ljcn, lma2, tfc

SISTEMAS DIGITAIS

Resolução da prova da primeira unidade – 2005.1

1 – A) Implementar uma porta NAND de 3 entradas a partir, exclusivamente de portas NAND de 2 entradas. Mostre a tabela verdade e esquemático.


NAND2		
A	B	Out
0	0	1
0	1	1
1	0	1
1	1	0

NAND3			
A	B	C	Out
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Mapa de Karnaugh

CA/B	00	01	11	10
0	1	1	1	1
1	1	1	0	1

$$\text{Out} = A' + B' + C' = (AB)' + C' = (ABC)'$$



Usamos uma NAND2 para obtermos o valor de $(AB)'$ e outra NAND2 para inverter esse valor, obtendo AB . Com uma terceira porta NAND2, fazemos AB nand C , obtendo $(ABC)'$, como queríamos.

SISTEMAS DIGITAIS

Resolução da prova da primeira unidade – 2005.1

1 – B) Implementar um gerador de paridade par de 3 entradas a partir de portas XOR (or-exclusivo) (e usando exclusivamente portas XOR). Mostre a tabela verdade e esquemático.

Gerador de Paridade			
A	B	C	Out
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Mapa de Karnaugh


CA/B	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$$A'.B'.C + A'.B.C' + A.B.C + A.B'.C'$$

$$A'.(B \text{ xor } C) + A.(B \text{ xnor } C)$$

$$A'.(B \text{ xor } C) + A.(B \text{ xor } C)'$$

$$A \text{ xor } (B \text{ xor } C)$$



1 – C) Provar através das regras de chaveamento que $A.B' + A'.B = (A.B + A'.B)'$.

$$A.B' + A'.B$$

$$((A.B' + A'.B)')$$

$$((A.B')' . (A'.B)')$$

$$((A' + B) . (A + B'))'$$

$$(A'.A + A'.B' + A.B + B.B')'$$

$$(A.B + A'.B)'$$

SISTEMAS DIGITAIS

Resolução da prova da primeira unidade – 2005.1

2) Implementar um multiplexador 16:1 a partir de multiplexadores 4:1.




Tabela de
Endereçamento



A	B	C	D	S
0	0	0	0	I_0
0	0	0	1	I_1
0	0	1	0	I_2
0	0	1	1	I_3
0	1	0	0	I_4
0	1	0	1	I_5
0	1	1	0	I_6
0	1	1	1	I_7
1	0	0	0	I_8
1	0	0	1	I_9
1	0	1	0	I_{10}
1	0	1	1	I_{11}
1	1	0	0	I_{12}
1	1	0	1	I_{13}
1	1	1	0	I_{14}
1	1	1	1	I_{15}


SISTEMAS DIGITAIS

Resolução da prova da primeira unidade – 2005.1

3) Assuma que A e B possuem 4 bits. Implemente um sistema que compute $Z = |A - B|$. A, B e Z são números positivos e negativos (complemento a 2) representados por vetores de 4 bits (sinal + módulo).

Obs: Implementar, se necessário, somadores e subtratores. Não é necessário implementar multiplexadores.

Apesar do enunciado deixar claro que, se necessário, somadores e subtratores devem ser implementados, a monitoria julgou desnecessário re-descrever esses componentes, uma vez que já foram exaustivamente explicados nas aulas práticas e no acompanhamento dos projetos.




SISTEMAS DIGITAIS

Resolução da prova da primeira unidade – 2005.1

4) Implementar a função $Z(A, B, C, D) = m_0 + m_1 + m_2 + m_3 + m_4 + m_5 + m_8 + m_{10}$ a partir de:

A) Um multiplexador (menor possível), sem lógica externa, exceto inversores (na entrada do circuito).

A	B	C	D	S
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0



SISTEMAS DIGITAIS

Resolução da prova da primeira unidade – 2005.1

4) Implementar a função $Z(A, B, C, D) = m_0 + m_1 + m_2 + m_3 + m_4 + m_5 + m_8 + m_{10}$ a partir de:

B) Um decodificador (pode usar liga externa no estágio de saída do decodificador).

